PATENT ABSTRACTS OF JAPAN

Ŋ

(11)Publication number:

62−173742 **✓**

(43)Date of publication of application: 30.07.1987

(51)Int.Cl.

H01L 23/12 H05K 3/46

(21)Application number: 61-016308

(71)Applicant: FUJITSU LTD

(72)Inventor: IMANAKA YOSHIHIKO

(22)Date of filing: 28.01.1986


SAKAI TSUYOSHI **AOKI SHIGENORI** YOKOYAMA HIROZO

(54) MULTILAYER CERAMIC CIRCUIT BOARD

(57)Abstract:

PURPOSE: To increase the strength of a lowermost section layer, and to connect input/output pins and a board firmly by forming a layer, to which SiC whiskers are added, to the lowermost section layer to which the input-output pins are connected directly.

CONSTITUTION: A layer 10 fiber-reinforced with SiC whiskers is shaped to a lowermost section layers as input/output pin 4 connecting sections for a multilayer ceramic circuit board. Consequently, the strength of the lowermost section layer is increased. Accordingly, input/output pins and the board are connected solidly.



19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭62 - 173742

(5) Int Cl 4

識別記号

庁内整理番号

❸公開 昭和62年(1987) 7月30日

H 01 L 23/12 H 05 K 3/46 7738-5F 7342-5F

審査請求 未請求 発明の数 1 (全3頁)

図発明の名称 多層セラミツク回路基板

> 創特 願 昭61-16308

22出 願 昭61(1986)1月28日

@発 明 中 湝 今 ⑫発 明 背 井 坂 ②発 明

佳 奁 強 志

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

湝 青 木 ⑫発 明 渚 Ш 横

重 憲 博 \equiv

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地

②出 顖 富士通株式会社 八

邳代 理 八 弁理士 井桁 值 —

明

1. 発明の名称 多層セラミック回路茘板

2. 特許請求の範囲

多層セラミック回路基板の入出力ピン接続部の 最下部層にSicウィスカーにより繊維強化した層 を設けたことを特徴とする多層セラミック回路基 极。

3. 発明の詳細な説明

〔 概要 〕

本発明は多層セラミック回路基板の強化法に係 り、特にI/Oピン接続部の最下部層をSicウィ スカーで強化するととによりI/Oピン革菇板と の密着を強固にした多層セラミック回路基板に関 する。

〔産業上の利用分野〕

半導体常子の高集和化に伴ない。これらの素子 を髙密度に実装できる多層セラミック回路基板も、 そのファインバターン化が進む傾向にある。この

ため、入出力用の接続ピンを高密度で、しかも高 い密着力で回路基板上に形成される方法が必要と されている。

〔従来の技術〕

従来の多層セラミック回路基板の I / O ピン取 付方法は、第 図に示すように焼成された回路基 板1に直接I/Oピン4を接続しており、破機の 際は点線 A で示す如く I / O ピンが基板をえぐる よりになる。とれは基板の強度が弱いといり欠点 によるものである。即ち、I/Oピンの先端に加 わる力が小さくても、I/Oピン取付部ではテコ の原理により、大きな力が加わることとなり、I / O ピン取付部近傍の基板部分で破損が生する。 これはガラスセラミックスを用いる多層セラミッ ク回路基板のI/Oピン取付部に於いて生ずる。 多彫セラミック回路基板の材料と強度との関係 をみた時、ポロシリケートガラスとアルミナより なる、熱処理により結晶化しないガラスセラミック を材料とする回路基板の強度はアルミナのみを材

料とする回路基板の強度の約 $\frac{1}{3}$ と強度に乏しいと 云り問題点を有する。

[発明が解決しようとする問題点]

多層セラミック回路基板の入出力端子用(I/O)ピン取付配における基板側の破損を防止し、信頼性の高い入出力ピン端子((I/O)ピン)を有する多層セラミック回路基板を提供する。

〔問題点を解決するための手段〕

多形セラミック回路基板の I / O ピン接続部の 最下部層に Sicウィスカーにより 敬維強化した層 を設ける。

〔作用〕

本発明は、回路基板の最下部層を強度の大きい Sicウィスカーで強化することにより、I/Oビンと基板の接続を強固にできる。

ィングすることが出来る。 5 はガラスセラミック R1上に形成されたポンディングパッド、 7 は I C チップに設けられたポンディングパッド、 6 は ろう材である。

アルミナ粉末 (2 μm) 350g、 低りけい酸ガ ラス粉末(3μm)350g、 ポリピニルプチラー ル PVB 80g、 ジプチルフタレート D.B.P. 40K、メチルエチルケトンMEK 100g、アセ トン 500gをポールミリングで24h混練し、 スラリーを得る。 待られたスラリーを 30 poise に粘ま調整したのち、ドクタープレード法で300 μm () グリーンシートを作成 する。 このグリーン シートAを150mmロに打ち抜く。また同様の方法 でSicウイスカーを添加したグリーンシートBも 150mpに作製する。スルーホール形成し、グリ ーンンート A上に Au, Ag, Cu などで回路パター ンを形成する。これらを約10~30枚重ね合わせ 30Mpaで積階する。尚、最下部原はSicウィス カー入りグリーンシートDを用いる。この積形体 を N,中 or大気中 9 5 0℃で 3 h 焼成し基板を得る。

〔实施例〕

以下本発明の実施例につき図面を参照して説明する。

第1図は本発明のI/Oピン端子取付部にSic 強化層を設けた多層セラミック回路基板の断面図 である。

図において、1はアルミナとほうけい酸ガラスの粉末を原料とするグリーンシートの焼成により形成されたガラスセラミック層である。10はアルミナとほうけい酸ガラス粉末とSicウィスカーを原料とするグリーンシートの焼成により形成された、Sicウィスカー強化ガラスセラミック層である。

2はSicウィスカー強化ガラスセラミック層の I/Oピン取付部に形成されたポンディングパッド、3はAu-Sn等のろう材、4はりん背銅によりなり、つばを有するピンである。

アルミナ粉末とほうけい酸ガラス粉末を原料と するガラスセラミック磨1上にはICチップ8を フリップチェッブポンディング等の方法でポンデ

基板上にAu-Snのろう材を指布し、リン青銅I /Oピンを立て約400℃-10 mimで密着させる。

なお、グリーンシートBの原料中に添加するSic の量は無材原料(アルミナ粉末とほうけい酸ガラス粉末)100重量部に対し、5~33重量配であるのが好ましい。5重量部以下では強度向上の効果が乏しく、33重量部以上では焼紡性が乏しく強度は低下する。

ピンの密整度について、従来の方法と本発明の Sicウィスカー添加ガラスセラミック強化層を設けた場合につき調べ、上記の結果を得た。

| | 密育強度(MPa) |
|-----|-----------|
| 本発明 | 5 0 |
| 従来法 | 2 0 |

〔発明の効果〕

I/Oピンと落板との密葉をより施砂にするために、I/Oピンが直接に接続する最下部層に Sicウィスカーを添加した闇を設けることにより、

特開昭62-173742 (3)

4. 図面の簡単な脱明

第1 別は本発明の I / O ピンを有する多層セラミック 回路 基板の 断面図、

第2 図は従来の I / O ピンを有する多層 セラミック回路基板の断面図である。

1: ガラスセラミック解、10: Sicウィスカーを添加したガラスセラミック解、4: I/Oピン、8: J C チップ。

代理人 护理士 非 桁 貞 一

